
MC10P01B 用户手册 V1.4

SinoMCU 8 位单片机

2013/01/17



上海晟矽微电子有限公司

Shanghai SinoMCU Microelectronics Co., Ltd.

目录

1	产品简介	3
1.1	产品特性	3
1.2	系统框图	3
1.3	引脚排列	4
1.4	引脚说明	4
2	中央处理器	5
2.1	指令集	5
2.2	地址空间分配	5
2.3	程序存储器 ROM	5
2.4	用户数据存储器 RAM	5
2.5	用户配置字 OPBIT	5
2.6	控制寄存器	6
3	系统时钟	6
3.1	外接晶振	6
3.2	内置高精度 RC 振荡	7
4	复位	7
4.1	概述	7
4.2	上电复位	7
5	RAM 保持模式	8
5.1	RAM 保持模式流程图	8
5.2	RAM 保持模式时序图	9
6	I/O 口	9
7	定时器	12
8	遥控码输出口	13
9	中断	14
9.1	概述	14
9.2	键盘中断	15
9.3	定时器中断	16
10	系统工作模式	16
10.1	STOP 模式	16
10.2	WAIT 模式	17
11	电气参数	18
11.1	极限参数	18
11.2	直流电气参数	18
11.3	交流电气参数	19
12	典型应用图	20
13	产品代码	21
14	封装外形尺寸	22
15	附录	24
15.1	内置 RC 频率曲线	24
15.2	POR 曲线图	25
15.3	输入阻抗特性曲线	25
15.4	端口施密特 VIH、VIL 曲线	26
16	版本修订记录	28

MC10P01B 用户手册 V1.4


1 产品简介

MC10P01B 是一款高性能 8 位 OTP 型 MCU，内置高精度 RC 振荡器和红外发射二极管驱动电路，能为电视机、DVD、机顶盒等遥控器提供良好的解决方案。




1.1 产品特性

- ◇ 8 位 CISC 结构 CPU (Motorola HC05 兼容)
- ◇ 1K*8 位 OTP ROM
- ◇ 32 字节 RAM (含堆栈)
- ◇ 1 个 8 位定时器
- ◇ 9 路键盘中断 (KBI)，低电平触发
- ◇ 1 路遥控码输出口 (IROUT)，开漏输出，8 种载波频率可选，可直接驱动红外发射管
- ◇ 两种振荡方式：
 - 外接晶振/陶振 325K-8MHz
 - 内置高精度 RC 振荡 4MHz (偏差 $\leq \pm 1\%$ ，25℃，3.0V 工作电压)
- ◇ 低功耗设计 (待机功耗 $< 1\mu A @ 3V$)
- ◇ RAM 保持功能 (VDD 保持 1.1V 以上)
- ◇ 串行烧写接口电路
- ◇ 程序加密功能
- ◇ 工作电压
 - 外接振荡模式 2.0~5.5V
 - 内置振荡模式 1.8~5.5V
- ◇ 封装形式：SOP20 (300mil)、SOP16 (150mil)、TSSOP20 (173mil)

1.2 系统框图



1.3 引脚排列



1.4 引脚说明

引脚名	方向	功能描述
OSCI/PC0	I/O	晶振或通用 IO 口（使用内部 RC 时）
OSCO/PC1	I/O	晶振或通用 IO 口（使用内部 RC 时）
GND	P	公共地
VDD	P	电源
VPP/PB0	I	OTP 烧写时作为高压输入；平时作为输入口，可选上拉电阻，可触发键盘中断
PB2-PB7	I/O	通用 IO 口，作输入口时可选上拉电阻

2 中央处理器

2.1 指令集

MC10P01B 采用 HC05 指令集。指令集详细资料见本公司手册《HC05 指令集》。

2.2 地址空间分配

\$0000-\$000F: 控制寄存器
\$0010-\$00DF: 未定义
\$00E0-\$00FF: RAM (含堆栈)
\$0100-\$1BFF: 未定义
\$1C00-\$1FFF: OTP ROM

2.3 程序存储器 ROM

MC10P01B 的程序存储器是 1K 字节 (8 bits) 的 OTP ROM，可用于存放用户程序。在程序存储区的最后，即地址 \$1FF0~\$1FFF 这 16 个字节是复位和中断向量区，参见 § 9.1。

2.4 用户数据存储器 RAM

MC10P01B 的用户数据存储器有 32 字节 (8 bits)，与堆栈复用。有关堆栈的说明见《HC05 指令集》。

2.5 用户配置字 OPBIT

用户配置字简称 OPBIT 是 OTP 中的一个特殊字节，用于对系统功能进行配置。OPBIT 在烧写用户程序时通过专用烧写器来设置。MC10P01B 的 OPBIT 定义如下。

	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OPBIT	ENCR	-	PBP0	IRPO	RCEN	FC2	FC1	FC0

BIT[7] ENCR - 程序区加密位

0: 加密
1: 不加密

BIT[5] PBP0 - PB0 上拉电阻使能

0: PB0 100Kohm 上拉电阻无效
1: PB0 100Kohm 上拉电阻有效

BIT[4] IRPO - IROUT 逻辑选择

0: IROUT 输出负逻辑
1: IROUT 输出正逻辑

BIT[3] RCEN - 内部 RC/外接晶振选择

0: 外接晶振模式
1: 内置 RC 模式

BIT[2:0] FC[2:0] - 载波分频选择

000: 载波为系统时钟的 6 分频 (约 38KHz @ Fosc=455KHz)
001: 载波为系统时钟的 36 分频 (约 56KHz @ Fosc=4MHz)
010: 载波为系统时钟的 50 分频 (约 40KHz @ Fosc=4MHz)

- 011: 载波为系统时钟的 53 分频 (约 38KHz @ Fosc=4MHz)
 100: 载波为系统时钟的 56 分频 (约 36KHz @ Fosc=4MHz)
 101: 载波为系统时钟的 61 分频 (约 33KHz @ Fosc=4MHz)
 110: 载波为系统时钟的 64 分频 (约 31.5KHz @ Fosc=4MHz)
 111: 载波为系统时钟的 74 分频 (约 27KHz @ Fosc=4MHz)

2.6 控制寄存器

MC10P01B 的全部控制寄存器列在下表中, 具体功能详见各功能模块的说明。

地址	助记符	R/W	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	初始值
\$00	PA	R/W	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	0000 0000
\$01	PB	R/W	PB7	PB6	PB5	PB4	PB3	PB2	-	PB0	0000 00-0
\$04	DDRA	R/W	DDRA7	DDRA6	DDRA5	DDRA4	DDRA3	DDRA2	DDRA1	DDRA0	0000 0000
\$05	DDRB	R/W	DDRB7	DDRB6	DDRB5	DDRB4	DDRB3	DDRB2	-	KBEB0	0000 00-0
\$08	TDR	R/W	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0	uuuu uuuu
\$09	TCR	R/W	TIF	TIM	-	-	PRER	PR2	PR1	PR0	01-- 0100
\$0B	KBIM	R/W	KBE7	KBE6	KBE5	KBE4	KBE3	KBE2	KBE1	KBE0	0000 0000
\$0C	MCR	R/W	KBIE	KBIC	-	PBP	PBP3	PBP2	OUTC	FCAE	00-0 0000
\$0D	PC	R/W	-	-	-	-	-	-	PC1	PC0	---- --00
\$0E	DDRC	R/W	-	-	-	-	-	-	DDRC1	DDRC0	---- --00

注: “-”表示相应的位未定义; “u”表示相应的位初始值是不确定的值


3 系统时钟

由外接晶体振荡器或内置高精度 RC 电路 (由 OPBIT 的 RCEN 位配置) 产生的时钟信号 Fosc 经 2 分频后产生系统主时钟 Fsys。

3.1 外接晶振

当选用外部晶体振荡工作模式, 连接方式见下图。晶体可选用 325KHz~8MHz, 通常 Cx 是必须的。在实际使用中, 用户应使晶体离 OSCI、OSCO 引脚的距离尽可能短, 这样有助于振荡器的起振和振荡的稳定性。

下表列出几种典型频率晶振选用电容 Cx 的推荐值。



晶体频率	电容 Cx
8MHz	15p
4MHz	15p/30p
3.64MHz	15p/30p
455KHz	220p/470p

注意：因为振荡器的品牌很多，电容值仅为推荐值，具体参数请根据实际使用的晶振性能而定。

3.2 内置高精度 RC 振荡

MC10P01B 的内置高精度 RC 振荡器频率中心值为 4MHz。当选用内置 RC 振荡时，PC0、PC1 引脚则可作为通用 I/O 口使用。

4 复位

4.1 概述

MC10P01B 虽然没有外部复位 RST 引脚，但它能通过上电复位电路，在上电时对芯片自动复位。当上电复位功能有效时，芯片系统将会从 \$1FFE:\$1FFF 中取出复位向量地址，并从该地址处开始执行指令，同时芯片系统还会将所有的寄存器重置为默认初始值。

上电复位会关闭系统主时钟的振荡器，复位解除后才重新打开振荡器，由于振荡器起振和稳定需要一定的时间，所以系统会在振荡器起振后计数 4096 个时钟周期后才开始重新工作。


4.2 上电复位

上电复位过程可以概括为以下几个步骤：

- (1) 检测系统工作电压，等待电压高于 V_{POR} 并保持稳定；
- (2) 初始化 PC 和所有寄存器的值；
- (3) 开启主时钟振荡器，并等待 4096 个时钟周期；
- (4) 上电结束，系统开始执行指令。

上电复位时序图如下所示：

MC10P01B 上电复位波形



- ❶
POR: 内部上电复位信号
OSC: 振荡器输出信号
RESET: 内部芯片复位信号
- ❷
外置晶体振荡器需要VDD>2V, 可以起振。Tsu>50ms
内部RC振荡, VDD>1.55V, 即可起振。Tsu>100us
- ❸
VDD低于1.5V, 芯片复位。
VDD高于1.55V, 芯片上电复位信号结束, 此时振荡器使能打开, 开始振荡,
振荡4096个周期之后, 芯片开始正常工作

从图可以看出: 如果使用的是内部 IRC 振荡器, 当 VDD 电压下降到 1.5V 或低于该值时, 芯片处于复位状态; 而当 VDD 电压上升到 1.55V 或更高电压值时, 系统复位结束。如果使用外部晶振时, 当 VDD 电压下降到 1.5V 时, 芯片处于复位状态; 而当 VDD 电压上升到 2.0V 或更高电压值时, 系统复位结束。系统复位结束之后, 需等待 4096 个时钟周期后才开始进入工作状态。

5 RAM 保持模式


5.1 RAM 保持模式流程图

MC10P01B 拥有 RAM 保持模式。

当执行 STOP 指令时, 系统进入 RAM 保持模式。

在 RAM 保持模式下, 振荡器停止, 功耗降低, RAM 的内容不变。


当唤醒输入, 将退出 RAM 保持状态。



稳定时间: 等待4096个FOSC周期后, CPU开始正常工作

RAM 保持模式及工作状态转换图

5.2 RAM 保持模式时序图



①

- 1. 55V: 上电复位释放电压
- 1. 5V: 上电复位产生电压
- 1. 1V: RAM保持数据最低电压

②

执行STOP指令后，进入RAM保持模式。

功耗降的很低（典型值0.1uA@VDD=3V，最大值1uA@VDD=3V）。

当VDD下降至1.5V，上电复位产生，MC10P01B芯片复位，退出STOP状态，所有的IO是输入态，RAM数据不会变化。

此时功耗不确定状态，可能很低，可能很大。

当VDD下降至1.1V以下，RAM数据变得不确定。

RAM 保持时序图

当指令停止，进入 RAM 保持模式。


功耗减少(TYP. 0.1uA@VDD=3V, MAX. 1uA@VDD=3V).

当电压下降到 1.5V, 上电复位开启, MC10P01B 复位, 并且退出 STOP 指令, 所有 IO 进入输入模式, RAM 数据不变, 此时的功耗不确定, 可能小也可能大。

当电压下降到 1.1V, MC10P01B 退出 RAM 保持模式, 此时 RAM 数据不确定。

6 I/O 口

MC10P01B 有 16 个通用双向 IO 口 (PA7-PA0、PB7-PB2、PC1、PC0) 和一个输入口 (PB0)。每一个双向 IO 口都可以通过方向寄存器 (DDRA、DDRB、DDRC) 的相应位设置成输入或输出; 在作为输入口使用时, 可通过 KBIM 或 MCR 的 PBP、PBP3、PBP2 选择是否内接 100K Ω 上拉电阻 (PC1、PC0 不带上拉电阻)。下图是 IO 口电路结构示意图。



每一个 IO 口都是由相应的数据寄存器和方向寄存器控制的，功能如下表所示。

R/W	DDR	功能
W	0	IO 口处于输入状态；数据写到数据寄存器中，端口状态不受影响
W	1	IO 口处于输出状态；数据写到数据寄存器中，端口状态与数据寄存器同时改变
R	0	IO 口处于输入状态；端口状态被读出
R	1	IO 口处于输出状态；数据寄存器（与端口状态相同）被读出

PA 口可作为键盘中断的输入口，每一位可通过 KBIM 单独配置。当 KBIM 的 KBEn=1 (n=0...7) 时，PAn 就被设置为键盘中断口，同时内部 100KΩ 上拉电阻被设置为有效。有关键盘中断的详细介绍，见 § 9.2。

PB2-PB7 在作为输入口时可设置内部 100KΩ 上拉电阻是否有效（作输出时上拉电阻总是无效的），其中 PB2 的上拉电阻通过 MCR 的 PBP2 位控制，PB3 的上拉电阻通过 MCR 的 PBP3 位控制，PB4-PB7 的上拉电阻共用 PBP 作为控制位。

PB0 在烧写 OTP 时作为高压输入用，在平时应用时能作为输入口（内部有可选上拉电阻），并可配置为键盘中断口（由 DDRB 的 KBEB0 控制）。详见 § 9.2。

PC1、PC0 在内置 RC 振荡模式时，可作为通用 IO 口使用（不带上拉电阻）。

与 I/O 口有关的寄存器如下。

\$00	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] PAn - PA 口数据位 (n=7-0)

\$04	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDRA	DDRA7	DDRA6	DDRA5	DDRA4	DDRA3	DDRA2	DDRA1	DDRA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] DDRA n - PA 口方向寄存器 (n=7-0)

0: 作为输入口

1: 作为输出口

\$01	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
------	-------	-------	-------	-------	-------	-------	-------	-------

PB	PB7	PB6	PB5	PB4	PB3	PB2	-	PB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	-	R
初始值	0	0	0	0	0	0	-	0

BIT[7:2] **PBn** - PB 口数据位 (n=7-2)

BIT[0] **PB0** - PB0 口数据位, PB0 是输入口, 所以这一位是只读位

\$05	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDRB	DDRB7	DDRB6	DDRB5	DDRB4	DDRB3	DDRB2	-	KBEB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	-	R/W
初始值	0	0	0	0	0	0	-	0

BIT[7:2] **DDRBn** - PB 口方向寄存器 (n=7-2)

0: 作为输入口

1: 作为输出口

\$0C	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	KBIE	KBIC	-	PBP	PBP3	PBP2	OUTC	FCAE
R/W	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W
初始值	0	0	-	0	0	0	0	0

BIT[4] **PBP** - PB7-PB4 口上拉

0: PB7-PB4 口 100Kohm 上拉电阻无效

1: PB7-PB4 口 100Kohm 上拉电阻有效 (上拉电阻只有在相应的 IO 口设置为输入时才有效)

BIT[3] **PBP3** - PB3 口上拉

0: PB3 口 100Kohm 上拉电阻无效

1: PB3 口 100Kohm 上拉电阻有效 (上拉电阻只有在相应的 IO 口设置为输入时才有效)

BIT[2] **PBP2** - PB2 口上拉

0: PB2 口 100Kohm 上拉电阻无效

1: PB2 口 100Kohm 上拉电阻有效 (上拉电阻只有在相应的 IO 口设置为输入时才有效)

注: PB0 的上拉电阻是否有效由 OPBIT 的 PBP0 位控制。

\$0D	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PC	-	-	-	-	-	-	PC1	PC0
R/W	-	-	-	-	-	-	R/W	R/W
初始值	-	-	-	-	-	-	0	0

BIT[1:0] **PCn** - PC 口数据位 (n=1-0)

\$0E	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDRC	-	-	-	-	-	-	DDRC1	DDRC0
R/W	-	-	-	-	-	-	R/W	R/W
初始值	-	-	-	-	-	-	0	0

BIT[1:0] **DDRCn** - PC 口方向寄存器 (n=1-0)

0: 作为输入口

1: 作为输出口


7 定时器

MC10P01B 的定时器包括一个 8 位可编程计数器 TDR 和一个 7 位可编程预分频器组成。TDR 的初值由程序设定然后递减计数到零,当计数到零时,定时器中断标志位 TIF 置 1。如果定时器中断未被屏蔽(即 TIM=0)且 CPU 的 I 标志为零,则产生中断。有关定时器中断的详细介绍,见 §9.3。

定时器的 TDR 对系统内部时钟(经过预分频)不断进行循环计数,其计数值可随时读写。读 TDR 时,TDR 的计数不受影响,写 TDR 时,TDR 将从新的设定值开始计数。

7 位预分频器可实现 1、2、4、8、16、32、64、128 分频,系统时钟(频率是晶振频率的 1/2)经过预分频器分频后才送到 TDR 计数,分频系数通过 TCR 的 PR2、PR1、PR0 设置。预分频器不能被直接访问,但对 TCR 的 PRER 位写 1 可实现对预分频器的值清零。

定时器的结构见下图。



相关寄存器说明如下。

\$08	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TDR	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	u	u	u	u	u	u	u	u

BIT[7:0] TDR[7:0] - TDR 是一个可读写的 8 位寄存器,用于读取或设置定时器的当前值。

\$09	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TCR	TIF	TIM	-	-	PRER	PR2	PR1	PR0
R/W	R/W	R/W	-	-	R/W	R/W	R/W	R/W
初始值	0	1	-	-	0	1	0	0

BIT[7] TIF - 定时器溢出标志位

0: 定时器未溢出

1: 定时器溢出

写 0 清标志，写 1 无效。

BIT[6] TIM - 定时器中断屏蔽位

0: 定时器中断不屏蔽（允许）

1: 定时器中断屏蔽（禁止）

BIT[3] PRER - 预分频器清零位

对 PRER 写 1 将对预分频器清零；对该位读的结果总为“0”。

BIT[2:0] PR[2:0] - 预分频率选择

预分频器的分频率的选择位 PR[2:0] 的值和分频率的对应关系见下表。


PR2	PR1	PR0	分频率
0	0	0	1
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

8 遥控码输出口

遥控码输出口 IROUT 实际上是一个灌电流能力很强的输出口，可直接驱动红外发射二极管。

IROUT 可用于输出带载波（占空比 1/3）的遥控编码信号，载波的频率有 8 种选择，通过 OPBIT 的 FC[2:0] 进行配置。OPBIT 的 IRPO 用于选择 IROUT 输出是正逻辑还是负逻辑。

IROUT 的控制逻辑见下图所示。



FCAE 和 OUTC 是 MCR 的两个控制寄存器位，分别用来控制载波的有无和遥控码输出的逻辑，IRPO 位（OPBIT[4]）则会决定正负逻辑。需要指出的是，FCAE 和 OUTC 只要有一个为 0 就会对载波分频器复位，这样就能保证带载波的遥控码输出的第一个载波周期是完整的。IRPO、OUTC、FCAE 和 IROUT 的逻辑关系见下面的 IROUT 输出真值表。

IRPO	FCAE	OUTC	IROUT
0	0	0	高阻态
0	0	1	L (不带载波)
0	1	0	高阻态

0	1	1	L (带载波)
1	0	0	L
1	0	1	高阻态
1	1	0	L
1	1	1	高阻态 (带载波)

IROUT 的载波是在系统时钟(频率是晶振频率的 1/2)的基础上分频得到的,通过 FC[2:0](OPBIT[2:0])的配置,共有 8 种选择,见下表。

FC[2:0]	相对于 Fsys 的分 频倍数	选用晶振频 率(Hz)	IROUT 载波 频率(Hz)
000	6	455K	37.91K
001	36	4M	55.56K
010	50	4M	40.00K
011	53	4M	37.74K
100	56	4M	35.71K
101	61	4M	32.78K
110	64	4M	31.25K
111	74	4M	27.03K

相关寄存器说明如下。

\$0C	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	KBIE	KBIC	-	PBP	PBP3	PBP2	OUTC	FCAE
R/W	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W
初始值	0	0	-	0	0	0	0	0

BIT[1] **OUTC** - IROUT 输出逻辑控制位
见 IROUT 输出真值表

注: IROUT 口是开漏结构

BIT[0] **FCAE** - 载波选择位
0: IROUT 输出无载波
1: IROUT 输出有载波

9 中断

9.1 概述

MC10P01B 的中断有键盘中断 (KBI)、定时器中断 (TMI) 和软中断 (SWI)。键盘中断和定时器中断可被 CPU 状态寄存器 CCR 的 I 位屏蔽,软中断不受屏蔽位 I 的影响。软中断 SWI 属于指令系统的一部分,详细介绍见《HC05 指令集》。

中断响应过程如下:

- ◇ 当发生中断请求时，CPU 将相关状态寄存器的内容压栈保存（共 5 个字节），对中断屏蔽位 I 置 1，禁止其他中断。与复位不同，硬件中断不停止当前指令的执行，而是暂时挂起中断直到当前指令执行完成。
- ◇ CPU 执行中断时，首先到相应的中断向量中取出中断服务程序的入口地址，然后跳转到中断服务程序中执行。
- ◇ 每个中断服务程序都应有 RTI 指令，表示中断服务程序结束，这时，从堆栈取出状态寄存器的值，然后从中断发生时的那条指令的后一条指令继续执行。


MC10P01B 的中断向量地址见下表。中断优先级按表中次序由下到上依次降低。

向量地址	中断
\$1FF0:\$1FF1	保留
\$1FF2:\$1FF3	保留
\$1FF4:\$1FF5	KBI
\$1FF6:\$1FF7	TMI
\$1FF8:\$1FF9	保留
\$1FFA:\$1FFB	保留
\$1FFC:\$1FFD	SWI
\$1FFE:\$1FFF	RESET

9.2 键盘中断

MC10P01B 的 PA0-PA7 及 PB0 可以作为键盘中断输入，这些键盘中断请求信号共用一个中断请求端和一个中断向量，因而在中断服务程序中通常还要读取 IO 数据寄存器来判断究竟是哪一个键盘输入口有中断请求。

键盘中断电路结构如下图所示。



键盘中断请求与三个因素有关。

(1) KBIE 位，这是 MCR 寄存器的一位。KBIE 是键盘中断允许位，当 KBIE=1 时，允许键盘中断，KBIE=0 时，不允许键盘中断。

(2) KBE[7:0]（对应 PA[7:0]）和 KBEB0（对应 PB0），当 KBE_n=1（KBEB0=1）时，表示 PAn（PB0）的键盘中断功能打开，否则，键盘中断功能关闭。

(3) PA7-PA0、PB0 的状态，当引脚从高电平变成低电平时触发中断请求，低电平触发。

另外，MCR 还有一个控制位 KBIC 与键盘中断有关。当键盘中断请求产生并被响应后，需要对 KBIC 位写 1，否则键盘中断请求会被锁存，也就是说，如不对 KBIC 写 1，则键盘中断将不停地被响应。

相关寄存器说明如下。

\$0B	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
KBIM	KBE7	KBE6	KBE5	KBE4	KBE3	KBE2	KBE1	KBE0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
初始值	0	0	0	0	0	0	0	0

BIT[7:0] KBE_n - PA 键盘中断使能 (n=7-0)

0: PAn 口的键盘中断功能关闭

1: PAn 口的键盘中断功能开启, 同时将 PAn 置成输入状态, 且使 100Kohm 上拉电阻有效

\$05	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DDRB	DDRB7	DDRB6	DDRB5	DDRB4	DDRB3	DDRB2	-	KBEB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	-	R/W
初始值	0	0	0	0	0	0	-	0

BIT[0] KBEB0 - PB0 键盘中断使能位

0: PB0 口的键盘中断功能关闭

1: PB0 口的键盘中断功能开启 (上拉电阻是否有效由 OPBIT 的 PBP0 位控制)

\$0C	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
MCR	KBIE	KBIC	-	PBP	PBP3	PBP2	OUTC	FCAE
R/W	R/W	R/W	-	R/W	R/W	R/W	R/W	R/W
初始值	0	0	-	0	0	0	0	0

BIT[7] KBIE - 键盘中断允许位

0: 键盘中断禁止

1: 键盘中断允许

BIT[6] KBIC - 键盘中断清零位

写 1 清键盘中断锁存信号, 写 0 无效; 读 KBIC 总为 0

9.3 定时器中断

定时器中断的产生由以下条件决定。

(1) 定时器中断屏蔽位 TIM。当 TIM=1 时, 屏蔽定时器中断; 当 TIM=0 时, 允许定时器中断。

(2) 定时器中断标志位 TIF。定时器的 8 位计数器进行减法计数到零时, 对 TIF 置“1”, 表示有定时器中断发生。TIF 不会自动清零, 必须通过软件对其清零。

TIM 和 TIF 的功能见 §7。

10 系统工作模式

MC10P01B 有两种低功耗工作方式: STOP 模式和 WAIT 模式。

10.1 STOP 模式

STOP 指令可使 MCU 进入 STOP 低功耗工作模式, 同时对 MCU 会产生以下影响:

- ✧ 系统主时钟的振荡器停止振荡
- ✧ 清状态寄存器 I 位, 允许中断
- ✧ RAM 内容保持不变

- ✧ 所有的输入输出端口保持原态不变
- ✧ 所有内部操作全部停止

以下情况使 MCU 退出 STOP 方式:

- ✧ 有键盘中断 KBI 请求发生
- ✧ 任何形式的系统复位发生

STOP 工作模式下, 系统停止了几乎所有的操作, 所以整体功耗水平非常低。

10.2 WAIT 模式

执行 WAIT 指令 MCU 使进入 WAIT 低功耗模式, 同时对 MCU 产生以下影响:

- ✧ 停止 CPU 时钟
- ✧ 停止所有的处理器和内部总线的活动
- ✧ 清状态寄存器 I 位, 允许中断
- ✧ RAM 内容保持不变
- ✧ 所有的输入输出端口保持原态不变
- ✧ WAIT 指令不影响其它任何寄存器

以下条件将重新启动 CPU 时钟, 使 MCU 退出 WAIT 方式, 并进入正常工作方式:

- ✧ 任何形式的中断请求发生
- ✧ 任何形式的系统复位发生

WAIT 工作模式下, CPU 停止工作, 但系统主时钟的振荡器仍维持振荡, 整体功耗水平有所降低。

11 电气参数

11.1 极限参数

参数	符号	值	单位
工作电压	VDD	-0.3 ~ 6.5	V
输入电压	VIN	VSS-0.3 ~ VDD+0.3	V
工作温度	TA	-20 ~ 70	°C
储存温度	Tstg	-65 ~ 150	°C

11.2 直流电气参数

VDD=3V, T=25°C

特性	符号	引脚	条件	最小	典型	最大	单位
工作电压	VDD		外接振荡模式	2.0		5.5	V
			内置振荡模式	1.8		5.5	V
RAM 保持电压	VDD			1.1		5.5	V
输入漏电	V_{leak}	所有输入脚	VIN=VDD,0			±1	uA
输入高电平	V_{ih}	所有输入口		0.7VDD		VDD	V
输入低电平	V_{il}	所有输入口		0		0.3VDD	V
上拉电阻	R_{U1}	PA7-PA0 PB7-PB2		50	100	200	Kohm
上拉电阻	R_{U2}	PB0		50	100	200	Kohm
输出高电平 驱动电流	I_{oh}	PA7-PA0 PB7-PB2 PC1-PC0	$V_{oh}=2.7V$	3	5		mA
输出低电平 驱动电流	I_{ol1}	PA7-PA0 PB7-PB2 PC1-PC0	$V_{ol}=0.3V$	10	14		mA
输出低电平 驱动电流	I_{ol2}	IROUT	$V_{ol}=1.5V$	300	400		mA
待机功耗	I_{dds}	VDD	VDD=3V 进 STOP 模式		0.1	1	uA
动态功耗	I_{ddc}	VDD	VDD=3V 无负载			3	mA
LVR 电压	V_{lvr}		T=-20°C ~ 70°C	1.25	1.5	1.75	V


11.3 交流电气参数

VDD=3V, T=25°C


特性	符号	条件	最小	典型	最大	单位
外部晶振频率	F _{osc}		325K		8M	Hz
内部高频 RC 振荡频率	F _{hrc1}	T=25°C VDD=3V	-1%	4	+1%	MHz
	F _{hrc2}	T=-20°C ~ 70°C VDD=1.8 ~ 3.6V	-2%	4	+2%	MHz

12 典型应用图


SOP20，内置 RC 振荡器




SOP20，外接晶振



SOP16, 内置 RC 振荡器



SOP16, 外接晶振




- 注: 1. 如果使用内存数据储存功能, 电解电容 C2 需起作用。
2. 如果要使红外发射二极管 D1 电流放大, 限流电阻 R1 需起作用。

13 产品代码


绿色封装选项 (Pb/Halide-free)

IRC 速度(MHz)	型号	封装形式	操作范围
4.000	MC10P01B0K	SOP16	-20℃ to 70℃
4.000	MC10P01B0M	SOP20	-20℃ to 70℃
4.000	MC10P01B0Y	TSSOP20	-20℃ to 70℃
4.030	MC10P01B1K	SOP16	-20℃ to 70℃
4.030	MC10P01B1M	SOP20	-20℃ to 70℃
4.030	MC10P01B1Y	TSSOP20	-20℃ to 70℃

14 封装外形尺寸



TSSOP20




SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	-	-	1.20
A1	0.05	-	0.15
A2	0.90	1.00	1.05
A3	0.34	0.44	0.54
b	0.20	-	0.28
b1	0.20	0.22	0.24
c	0.10	-	0.19
c1	0.10	0.13	0.15
D	6.40	6.50	6.60
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.65BSC		
L	0.45	0.60	0.75
L1	1.00BSC		
θ	0	-	8°


15 附录

注：附录的内容仅供参考。

15.1 内置 RC 频率曲线





15.2 POR 曲线图



15.3 输入阻抗特性曲线


输入阻抗测试模型如下图：






15.4 端口施密特 VIH、VIL 曲线

输入施密特曲线测试模型如下：





16 版本修订记录

版本号	修订日期	修订内容
1.0	2012-3-28	新建
1.1	2012-8-6	(1) §1.1 IROUT 增加 “开漏输出” (2) §2.1 删除 “不支持 MUL 指令” 的说明 (3) §2.5、§4 所有上拉电阻数值均改为 100KΩ (4) §3.1 修改外接晶振模式有关外接电容的说明 (5) §9.2 修改上拉电阻范围、IOH 引脚、LVR 电压范围
1.2	2012-11-20	(1) 修改§6 “IROUT 输出真值表” 及相关描述 (2) 增加 TSSOP20 封装形式描述
1.3	2013-01-07	(1) 增加§4 内容，§12,§14.2、§14.3 内容
1.4	2013-01-17	(1) §1.1 RAM 保持功能 (1) 增加§5，§5.1,§5.2 内容 (1) 增加§11.2RAM 保持电压